– 32-выводной металлокерамический корпус 5102.32-2К – микросхемы 1508АС01Н4 и К1508АС01Н4 поставляются в бескорпусном. исполнении. Области применения микросхемы.


Чтобы посмотреть этот PDF файл с форматированием и разметкой, скачайте его и откройте на своем компьютере.
Спецификация


© АО
«ПКК Миландр»

ТСКЯ.431239.003CП


Версия
2
.
2
.0 от
1
9
.
1
2
.2017

Микросхем
а

синтезатора частот

с дробным коэффициентом деления

1508АС015
, К1508АС015, К1508АС015К
,

1508АС01Н4, К1508АС01Н4


Вид сверху



Вид снизу


ГГ


год выпуска

НН


неделя выпуска

Основные характеристики
микросхемы:



Основная частота до 12 ГГц;



Программируемый прескалер 8/9, 4/5;



Опорная частота до 250 МГц;



Частота фазового детектора в
целочисленном режиме
до 150 МГц;



Частота фазового детектора в
дробном режиме до 70 МГц;



Шаг основной частоты не более
1,04

Гц (26

разрядный сигма
-
дельта
модулятор);



Нормированный уровень фазовых
шумов в целочисленном режиме
не
более
минус

22
7

дБн/Гц;



Нормированный уровень
флик
кер
фазовых шумов

в целочисленном
режиме не более
минус

118

дБн/Гц;



Встроенная функция ‮предотвращение
проскальзывания циклов ;



Напряжение питания от 3,0 до 3,6

В;



Динамический ток потребления

не более 1
3
0 мА;




Температурный диапазон:


Обозначение

Диапазон

1508АС015

минус 60


125

°С

К1508АС015

минус 60


125


С

К1508АС015К

0


70

С

Т
ип корпуса:



32
-
выводной металлокерамический

к
орпус
5102.32
-

;



микросхемы

1508АС01Н4 и К1508АС01Н4
поставляются в бескорпусном
исполнении.

Области
применения микросхемы

Микросхема предназначена для построения блоков генераторов сигнала на
основе фазовой автоподстройки

частоты
, которые могут быть применены:



в

базовых станциях для мобильного радио (
GSM
,
PCS
,
DCS
,
CDMA
)
;



в

беспроводных локальных сетях
;



в

космической радиолокации
.

Спецификация
1508АС015, К1508АС015, К1508АС015К, 1508АС01Н4, К1508АС01Н4


© АО
«ПКК Миландр»

ТСКЯ.431239.003CП

2

1

Структурная блок
-
схема микросхемы






управляющие разряды регистра выбора режима работы;


УС_ОЧ



усилитель сигнала опорной частоты;

УС_ГУН



усилитель сигнала основной ча
стоты ГУН (генератор,
управляемый напряжением);

MUX



мультиплексор;

SUM



сумматор
.

Рисунок
1



Структурная блок
-
схема микросхемы


Спецификация
1508АС015, К1508АС015, К1508АС015К, 1508АС01Н4, К1508АС01Н4


© АО
«ПКК Миландр»

ТСКЯ.431239.003CП

3

2

Условное графическое обозначение


Рисунок
2



Условное графическое обозначение

Спецификация
1508АС015, К1508АС015, К1508АС015К, 1508АС01Н4, К1508АС01Н4


© АО
«ПКК Миландр»

ТСКЯ.431239.003CП

4

3

Описание выводов

Таблица
1



Описание выводов

Номер
вывода
корпуса

Номер
контактной
площадки
кристалла

Обозначение
вывода

Тип
вывода*

Функциональное назначение вывода

1

21

Rref

-

Вывод
подключения резистора, задающего
опорный ток

2

22

GND

-

Общий**

3

23

VCCA4

-

Питание усилителей сигналов и счетчика
-
делителя опорной частоты, 3,3

В

4



GND

-

Общий**

5

24

REFSQ

AI

Вход сигнала опорной частоты
прямоугольной формы

6

25

GND

-

Общий**

7

26

SINVDD

-

Выход для подключения внешней
фильтрующей емкости стабилизатора
напряжения питания усилителя сигнала
опорной частоты синусоидальной формы

8



GND

-

Общий**

9

27

GND

-

Общий**

10

28

REFSIN

AI

Вход сигнала опорной частоты
синусоидальной формы

11



GND

-

Общий**

12

29

SINCAP

-

Выход для подключения внешней
фильтрующей емкости усилителя сигнала
опорной частоты синусоидальной формы

13

1

GND

-

Общий**

14

2

LE

I

Сигнал разрешения записи данных в
управляющие регистры

15



GND

-

Общий**

16

3

DATA

I

Вход данных управляющего регистра

17



GND

-

Общий**

18

4

CLK

I

Сигнал тактовой частоты интерфейса
программирования

19

5

GND

-

Общий**

20

6

MUXOUT

AO

Программируемый выход счетчиков
-
делителей основной и опорной частоты.

На выход поступает сигнал от источника,
определяемого значениями разрядов
SELMUX
<1:0> регистра
REG
4

21

7

GND

-

Общий**

22

8

VCC

-

Питание цифровых блоков

23

9

GND

-

Общий**

24

10, 11

VCCA1

-

Питание аналоговых ВЧ блоков 3,3 В

25



GND

-

Общий**

26

12

RFIN

AI

ВЧ вход прескалера (делителя основной
частоты ГУН)

27

13, 14

GND

-

Общий**

28

15

VCCA2

-

Питание зарядно
-
разрядного блока и
фазового детектора, 3,3 В

Спецификация
1508АС015, К1508АС015, К1508АС015К, 1508АС01Н4, К1508АС01Н4


© АО
«ПКК Миландр»

ТСКЯ.431239.003CП

5

Номер
вывода
корпуса

Номер
контактной
площадки
кристалла

Обозначение
вывода

Тип
вывода*

Функциональное назначение вывода

29

16

GND

-

Общий**

30

17

CP

AO

Выход зарядно
-
разрядного блока для
подключения к внешнему
петлевому
фильтру

31

18, 19

GND

-

Общий**

32

20

VCCA3

-

Питание источника опорного тока, 3,3 В

А, В, С



GND


Общий**


*

Обозначение типа выводов:

I



цифровой вход;

АI


аналоговый вход;

АO


аналоговый выход.

** Вывод соедин
е
н с обратной стороной и
крышкой микросхемы


Спецификация
1508АС015, К1508АС015, К1508АС015К, 1508АС01Н4, К1508АС01Н4


© АО
«ПКК Миландр»

ТСКЯ.431239.003CП

6

4

Указания по применению и эксплуатации

При ремонте аппаратуры и измерении параметров микросхем замену
микросхем необходимо проводить только при отключенных источниках питания.

Инструмент для пайки (сварки) и монтажа не должен иметь поте
нциал,
превышающий 0,3

В относительно шины "Общий".

Не используемые входы микросхем
должны быть подключены к напряжению
питания
U
CC

или
к

шин
е

«Общий»

GND
.

Запрещается подведение каких
-
либо электрических сигналов (в том числе
шин "Питание", "Общий") к выхо
дам микросхем, не используемым согласно схеме
электрической.

Площадки А, В, С, крышка, металлизированная площадка обратной стороны
микросхем электрически соединены с выводами «Общий».

Порядок подачи и снятия напряжения питания и входных сигналов на
микросх
ему должен быть следующим:



подача (включение микросхемы): общий, питание, входные сигналы;



снятие (выключение микросхемы): в обратном порядке.

Спецификация
1508АС015, К1508АС015, К1508АС015К, 1508АС01Н4, К1508АС01Н4


© АО
«ПКК Миландр»

ТСКЯ.431239.003CП

7

5

Описание функционирования микросхемы

Микросхема представляет собой часть синтезатора частоты, которая в
сочетании

с внешним

управляемым генератором

и петлевым фильтром образует
законченную петлю ФАПЧ

и
предназначена для построения блоков высокочастотных
генераторов сигнала на основе фазовой автоподстройки частоты, которые могут
быть применены:



в базовых станциях для
мобильного радио (
GSM
,
PCS
,
DCS
,
CDMA
);



в беспроводных локальных сетях;



в космической радиолокации.


Синтезатор имеет дробный делитель основной частоты,

построенный на
основе

26
-
разрядного
сигма
-
дельта модулятора 3 порядка
.

Синтезатор

может работать в дроб
ном и целочисленном режимах

в
зависимости от сигнала

SYNTMOD

управляющего

регистра:

1.

Если
SYNTMOD

=


1


микрос
хема работает в дробном режиме,

частота
управляемого генератора
определяется по формуле


ܨ
=
ி
�ಶಷ
஽�ாி
(
�ܰܶ
+
ி��஼
2
26
)
,

(
1
)


где

F
ref




частота опорного сигнала;

DREF



коэффициент деления опорной частоты;

INT



целая часть коэффициента деления основной частоты;

FRAC



числитель дробной части коэффи
циента деления основной частоты.


2.

Если
SYNTMOD

=


0


микросхема работает
в
целочисленном режиме
,

и
частота управляемого генератора определяется по форм
уле


ܨ
=
ܨ
�ாி
���
஽�ாி
.

(
2
)


Значения
INT
,
FRAC
,
DREF

за
даются соответствующими полями,
управляющими регистр
ами

REG
1′
REG
3.


Микросхема может быть переведена в режим
пониженного
энергопотребления

с отключением всех внутренних блоков путем установки
управляющего сигнала
POWERDOWN

=

1
. В рабочем режиме
POWERDOWN

=

0
.

В микросхеме встроен блок опорного тока, основанный на внешнем
резисторе,
который подключается между выводом
Rref

и
«Общий»
. Рекомендованное зна
чение
резистора составляет 1,
13

кОм

±

1

%.
Высокая
точность задающего резистора
необходима для обеспечения значений выходного тока зарядно
-
разрядного блока

(ЗРБ)
. В приложения
х, где не критично небольшое отклонение выходного тока ЗРБ
от указанных значений
,

возможна
установка задающего резистора
номиналом
1,1

кОм ± 10 %.

Блок источника опорного тока включается сигналом
ENBIAS

= 1
.

При подаче напряжения питания до загрузки управляющих регистров
микросхема находится в режиме пониженного
энерго
потребления.

Состояние
выхода

MUXOUT

в этом режиме не определено.


Спецификация
1508АС015, К1508АС015, К1508АС015К, 1508АС01Н4, К1508АС01Н4


© АО
«ПКК Миландр»

ТСКЯ.431239.003CП

8

5.1

Тракт делителя основной частоты

Делитель основной частоты построен по схеме д
вухмодульного прескалера с
основным и поглощающим счетчиками. В зависимости от диапазона основой
частоты должен быть выбран один из двух режимов работы прескалера
:
8/9 или 4/5.
От выбора режима работы прескалера будут также зависеть значения
INT

(
Та
блица

2
). Выбор прескалера осуществляется управляющим сигналом
SELPRESC
. Включение тракта делителя основной частоты осуществляется
установкой
ENHDIV

=

1
.

Та
блица

2



Значения целой части коэффи
циента деления основной
частоты

INT в зависимости от выбора коэффициентов деления
прескалера

Основная
частота
ГУН, ГГц

Используе
-
мый
прескалер

SELPRESC

INT
min

(дробный
режим)

INT
max

(дробный
режим)

INT
min

(целочислен
-
ный режим)

INT
max

(целочислен
-
ный режим)

6′12

8/9

0

59

262139

56

262143



6

4/5

1

27

131067

24

131071


Дробный коэффициент деления делителя реализуется при помощи 26
-
разрядного сигма
-
дельта модулятора 3
-
го
порядка. Числитель дробной части
коэффициента деления задается шиной
FRAC
25:0B-3;-3:;�-50;.

Сигналы
DSMSINEN
,
DSMSQEN
,
DSMCLKSET

используются исключительно в
тестовых целях проверки работоспособности сигма
-
дельта модулятора. В рабочем
режиме работ
ы
данные сигналы
должны быть установлены в 0.

5.2

Тракт делителя опорной частоты

На рисунке


представлена упрощенная схема входных цепей тракта опорной
частоты.

Спецификация
1508АС015, К1508АС015, К1508АС015К, 1508АС01Н4, К1508АС01Н4


© АО
«ПКК Миландр»

ТСКЯ.431239.003CП

9


Рисунок
3



Структурная схема тракта делителя опорной частоты


В качестве опорной частоты для синтезатора могут использоваться источники
сигналов синусоидальной или прямоугольной формы в диапазоне частот от 0 до
250

МГц. В микросхеме используются два независимых усилителя опорной частоты,
оптимизированных под соответс
твующий тип сигнала. Опорный сигнал
синусоидальной формы подавать на вход
REFSIN
, прямоугольный


на вход
REFSQ
.

Для питания усилителя синусоидального сигнала используется внутренний
стабилизатор напряжения с уровнем напряжения 2,44

В. Это напряжение
филь
труется внешними емкостями через вывод

SINVDD
. Эквивалентное
последовательное сопротивление подключаемых емкостей должно быть
не

более

1,5

Ом для обеспечения устойчивости стабилизатора. Стабилизатор имеет
индивидуальный сигнал включения
ENLDO
.

Усилители вк
лючаются установкой сигналов
ENSIN

и
ENSQ

в 1. Выбор
используемого усилителя осуществляется внутренним мультиплексором по
сигналу

SELREF
. Если задействован буфер синусоидального сигнала, необходимо
установить
SELREF

=

0
, если задействован буфер прямоугольн
ого сигнала


SELREF

=

1
. Делитель опорной частоты включается установкой
ENREFDIV

=

1
.

Установкой
DIVBP

=

1

возможно пропустить сигнал опорной частоты в обход
делителя, но при этом оставить делитель работающим. Этот режим используется
исключительно в тест
овых целях. Коэффициент деления делителя опорной частоты
задается на шине
DREF
13A-3;-3:;�:0.

Значения управляющих битов тракта опорной частоты в рабочем режиме в
зависимости от выбранного усилителя входного сигнала приведены в таблице

.

Спецификация
1508АС015, К1508АС015, К1508АС015К, 1508АС01Н4, К1508АС01Н4


© АО
«ПКК Миландр»

ТСКЯ.431239.003CП

10

Таблица
3



Значения управляющих битов тракта опорной частоты в рабочем
режиме в зависимости от выбранного усилителя входного
сигнала

Режим работы

ENLLDO

ENSIN

ENSQ

ENREFDIV

SELREF

Вход сигнала
синусоидальной формы

1

1

0

1

0

Вход сигнала
прямоугольной формы

0

0

1

1

1


5.3

Зарядно
-
разрядный блок и фазовый детектор

ЗРБ представляет собой источник втекающего и вытекающего тока,
переключаемый сигналами фазового детектора. ЗРБ включается установкой
ENCP

=

1
.

Структурная схема фазового детектора и ЗРБ приведена на рисунке

.


Рисунок
4



Структурная схема фазового детектора и
ЗРБ

Шиной
ICP
<4:0> устанавливается значение

выходного тока ЗРБ по формуле



�௣
=
125

мкА
(
1
+
��ܲ
)
,

(
3
)


где
ICP



REG

4:0ц:;�-50;.

Таким образом, можно установить значение выходного тока ЗРБ в диапазоне
от 0,125 до
4

мА. Установкой сигнала
PFDSIGN

=

1

можно

при необходимости
инвертировать полярность фазового детектора.

Спецификация
1508АС015, К1508АС015, К1508АС015К, 1508АС01Н4, К1508АС01Н4


© АО
«ПКК Миландр»

ТСКЯ.431239.003CП

11

Сигналами
DNON
,
DNOFF
,
UPON
,

UPOFF

устанавливаются тестовые режимы
работы ЗРБ в соответствии с

таблицей

. В обычном режиме работы данные сигналы
необходимо устанавливать равными 0.

Таблица
4



Тестовые режимы работы ЗРБ

DNON

DNOFF

UPON

UPOFF

Режим

1

0

0

1

Включение вытекающего тока ЗРБ

0

1

1

0

Включение
втекающего тока ЗРБ

1

0

1

0

Включение втекающего и вытекающего токов ЗРБ
одновременно

0

1

0

1

Выключение токов ЗРБ (на выходе ЗРБ

состояние


z)


Оптимальный ток смещения ЗРБ


Вследствие нелинейности передаточной характеристики ЗРБ и фазового
детектора вблизи нулевой разности фаз входных сигналов в дробном режиме
работы возникает непредсказуемо большое повышение фазового шума внутри
полосы пропускания ФАПЧ. Для уменьшения данного эффекта в дробном режиме
необходимо смещение области работы детек
тора в зону большей линейности. Это
достигается введением постоянно включенной добавки к выходному току ЗРБ.
Добавка может быть втекающая и вытекающая. Смещение области работы
детектора уменьшает описанный эффект, однако увеличивает вклад собственного
шума

источников тока ЗРБ в общий фазовый шум ФАПЧ и увеличивает уровень
паразитных сигналов на частоте сравнения ФАПЧ (
reference

spurs
). Существует
оптимальное значение смещающей добавки к выходному току ЗРБ
I
cp

offset

optimum
,
которое определяется по формуле



�௣

௢௙௙௦௘௧

௢௣௧�௠௨௠

=



��
���
,

(
4
)


где



=
2…4;

I
cp



установленное значение выходного тока ЗРБ;

INT



установленное значение целой части коэффицие
нта деления основной
частоты.


Величина смещающей добавки задается значением регистров
CPOFFSETP

5:0і:;&#x-60-; ,
CPOFFSETN

5E-3;&#x:000;:0

при установленном состоянии
ENOFFSETCP

=

1

и определяется по формуле



�௣

௢௙௙௦௘௧


,


=
6
,
25

мкА


�ܱܲܨܨܵܧܶ

,

,

(
5
)


где

CPOFFSET p


REG2 23:18#-5;&#x:18-;䀀
;

CPOFFSET n


REG2 29:24)-5;&#x:24-;䀀
.


Диапазон возможны
х значений смещающе
й добавки от 0 до
383,75

мкА.
Выбор оптимального направления тока смещающей добавки (втекающий или
вытекающий) за
вит от технологического разбора

и может выбираться
п
ользователем.

При работе в целочисленном режиме смещающую добавку необходимо
отключать установкой
ENOFFSETCP

=

0.

Спецификация
1508АС015, К1508АС015, К1508АС015К, 1508АС01Н4, К1508АС01Н4


© АО
«ПКК Миландр»

ТСКЯ.431239.003CП

12

5.4

Функция предотвращени
я

«
проскальзывания
»

циклов (
CSP


C
ycle
Slip Prevention)

Д
ля данног
о класса систем ФАПЧ характерно «
волнообразное
»

пове
дение
основной частоты при перестройке с одной частоты на другую, что называют
«
проскальзыванием
»

циклов (
Рисунок
5
).
Эффект
связан с периодическим
характером передаточной характеристики фазового детектора
,

в результате
которого происходит периодический сброс фазовой ошибки, накопленной к
определенному моменту времени. Эффект наблюдается в случае
,

если частота
работы фазового детектора много больше по
лосы пропускания петли ФАПЧ. Как
следствие, может сильно увели
чивать время перестройки ФАПЧ.


Рисунок
5



Переходный
процесс в петле ФАПЧ

с «проскальзыванием» циклов

В микросхеме реализован механизм,
предотвращающий эффект

«проскальзывания»
.
В определенные моменты времени по специальным

внутренним сигналам происходит прибавление или вычитание к текущему
коэффициенту деления основной частоты величины
DN

14:0A-3;-3:;�-50;

(
REG

1 22:14B-3;-3:;-54;&#x-300;)
.
Этим предотвращается полностью или минимизируется потеря фазовой ошибки.
Оптимальная величина
DN

лежит в пределах
(5



10
)

% от
INT
. Функция
задействуется установкой
ENCSP

= 1
.





Рисунок
6



Осциллограмма
переходного процесса петли ФАПЧ с
выключенной функцией
CSP

Рисунок
7



Осциллограмма
переходного процесса петли ФАПЧ с
включенной функцией
CSP
.
DN
=0,1∙
INT


На рисунках


и


для сравнения представлены осциллограммы переходного
процесса ФАПЧ с включенн
ой выключенной фикцией
CSP
. Как видно из рисунков,
t,
c

f
,
Гц

Переходн
ы
й процесс

Переходн
ы
й процесс

Спецификация
1508АС015, К1508АС015, К1508АС015К, 1508АС01Н4, К1508АС01Н4


© АО
«ПКК Миландр»

ТСКЯ.431239.003CП

13

включение данной функции сокращает время пе
реходного процесса примерно в
2

раза.

5.5

Детектор захвата

Для конфигурации выхода
MUXOUT

в качестве детектора захвата петли ФАПЧ
необходимо записать регистр
SELMUX
=
1

X

X


в соответствии с таблицей

.

Детектор
захвата
выдает флаг захвата петли ФАПЧ на вывод
MUXOUT
,

если
SELMUX

=

1

X

X


(
Таблица
5
), когда разность фаз между входными сигналами
фазового детектора становиться меньше порога, задаваемого шиной
LDPT
<1:0> и
не превышает этот порог на протяжении 128

тактов частоты сравнения. Когда
разность фаз становиться больше порога
,

детектор сбрасывает сигнал захвата в 0.
Для корректной работы детектора должен быть выбран оптимальный порог
срабатывания в

зависимости от основной частоты синтезатора и режима работы

(
Таблица
6
).

Таблица
5



Сигналы управления состоянием выхода МUXOUT

SELMUX2::-4;�0

Сигнал на выводе МUXOUT

000

Выход делителя

опорной частоты

001

Выход делителя основной частоты

010

Высокий логический уровень

011

Низкий логический уровень

1XX

Выход детектора захвата


Таблица
6



Оптимальное значение
LDPT

в зависимости от диапазона
основной частоты


Основная частота,
ГГц

Режим работы

Оптимальное
значение LDPT<1:0>

Номинальное
значение пороговой
разности фаз, нс

1

12

дробный

ᄀ11

4,5

0,75

1

дробный

က10

5,5

0,5

0,75

дробный

Ā01

8

0,1

0,5

дробный

�00

35

любая частота

целочисленный

x

1,6


5.5.1

Вывод

MUXOUT

Вывод MUXOUT
может быть сконфигурирован в зависимости от значения
сигнала управляющего регистра
SELMUX
1:0A-3;&#x:-60;&#x-300;
в соответствии с
таблицей

.

При переводе микросхемы в режим пониженного энергопотребления
установкой
POWERDOWN

=

1 состояние выхода
MUXOUT

не определено.


5.6

Схема общего сброса при включении питания

Блок ф
ормирования общего сброса (POR



Power
-
On

Reset)
удерживает
цифровую часть
микросхемы в состоянии общего сброса, пока внутренний
сигнал

RESET

имеет состояние логического нуля.

Спецификация
1508АС015, К1508АС015, К1508АС015К, 1508АС01Н4, К1508АС01Н4


© АО
«ПКК Миландр»

ТСКЯ.431239.003CП

14

Временная диаграмма процедуры включения и выключения микросхемы при
подаче и снятии питающего напряжения приведена на рисунке

.

При подаче напряжения питания микросхема войдет в рабочий режим, когда
напряжение на входе питания цифровых блоков VСС превысит пороговое
напряжения включения U
POR_Н
,

и пр
ойдет время не менее 100

мкс. До этого момента
цифровая часть микросхемы будет находиться в состоянии сброса. При снятии
питающего напряжения с вывода VСС сброс наступит при достижении уровня
порогового напряжения отключения U
POR_
L
.
Уровень напряжения на о
стальных
выводах питания не имеет значения.


Рисунок
8



Временная диаграмма процедуры включения микросхемы

при подаче питающего напряжения


5.7

Интерфейс программирования и описание регистров управления

5.7.1

Выбор режима работы микросхемы синтезатора частот

Выбор режима работы микросхемы синтезатора частот производится путем
программирования ее регистров управления через интерфейс программирования.

Загрузк
а

данных рабочего режима работы синтезатора частот, а т
акже данных
для различных тестовых режимов производятся через последовательный интерфейс
микросхемы
(выводы
CLK
, DATA, LE).

Интерфейс состоит из
32
-
разрядного сдвигового
регистра загрузки данных и

четырех

30
-
разрядных регистров хранения управляющих данных

(регистров
управления), хранящих информацию о конфигурации микросхемы (
Рисунок
9
).


Спецификация
1508АС015, К1508АС015, К1508АС015К, 1508АС01Н4, К1508АС01Н4


© АО
«ПКК Миландр»

ТСКЯ.431239.003CП

15


Рисунок
9



Структурная схема интерфейса программирования

и регистров управления

Два старших разряда сдвигового регистра
DATA

31

и

30> определяют адрес
выбранного при программировании управляющего регистра (
Таблица
7
).


Таблица
7



Адреса управляющих регистров REG

DATA㄀31

DATA 30

Номер регистра

0

0

REG1
29:0):-;〓

0

1

REG2
29:0):-;〓

1

0

REG3
29:0):-;〓

1

1

REG4
29:0):-;〓


5.7.2

Порядок загрузки
данных

в регистры управления

Перед началом загрузки данных
необходимо обеспечить
начальн
о
е состояни
е

входных сигналов:
DATA

= «0»,
LE

=

«1» и
CLK

=

«1».

Ввод данных осуществляется по 32

бита за один цикл. Загрузка данных в
сдвиговый регистр осуществляется
после подачи низкого логического уровня на
вход LE по переднему фронту сигнала
CLK
. Установка данных должна быть
произведена в любое время до этого события.

Загрузка данных начинается с двух старших разрядов, определяющих номер
регистра хранения управляющи
х данных. Далее, начиная со старшего бита, следуют
данные, загружаемые в управляющий регистр.


Порядок следования загрузочных данных
:

DATA<31>, DATA<30>, DATA<29>, ………, DATA<0>


Спецификация
1508АС015, К1508АС015, К1508АС015К, 1508АС01Н4, К1508АС01Н4


© АО
«ПКК Миландр»

ТСКЯ.431239.003CП

16

После подачи на вход
LE

логической единицы данные из сдвигового регистра
переписываются в выбранный регистр. Сигналы интерфейса программирования в
режиме загрузки регистров приведены на рисунке

10
.



Рисунок
10



Сигналы интерфейса программирования

в режиме загрузки регистров


Спецификация
1508АС015, К1508АС015, К1508АС015К, 1508АС01Н4, К1508АС01Н4


© АО
«ПКК Миландр»

ТСКЯ.431239.003CП

17

5.7.3

Описание регистров управления

Назначение разрядов регистров

управления

REG
1′
REG
4 приведено
в
таблице

8
.


Таблица
8



Описание разрядов регистров управления
REG
1′
REG
4

Биты

Обозначение

Предназначение

Определение

Регистр 1 (REG1)

0

DRE�F0

DREF

Коэффициент деления
опорной частоты

1

DREကF1

2

DRE F2

3

DRE F3

4

DRE䀀F4

5

DRE倀F5

6

DRE怀F6

7

DRE瀀F7

8

DRE耀F8

9

DRE退F9

10

DREကF10

11

DREᄀF11

12

DREሀF12

13

DREጀF13

14

DN�0

DN

Величина динамической
изменяемой добавки к
целой части делителя
основной частоты для
реализации функции
‮предотвращение
проскальзывания циклов 

15

DNက1

16

DN 2

17

DN 3

18

DN䀀4

19

DN倀5

20

DN怀6

21

DN瀀7

22

DN耀8

23

DN退9

24

DNက10

25

DNᄀ11

26

DNሀ12

27

DNጀ13

28

DN᐀14

29

ENCSP

Сигнал включения функции
«Предотвращение
проскальзывания циклов»

0


выкл.

1


вкл.

Спецификация
1508АС015, К1508АС015, К1508АС015К, 1508АС01Н4, К1508АС01Н4


© АО
«ПКК Миландр»

ТСКЯ.431239.003CП

18

Биты

Обозначение

Предназначение

Определение

Регистр 2 (REG2)

0

IN�T0

INT

Целая часть коэффициента
деления основной частоты

1

INကT1

2

IN T2

3

IN T3

4

IN䀀T4

5

IN倀T5

6

IN怀T6

7

IN瀀T7

8

IN耀T8

9

IN退T9

10

INကT10

11

INᄀT11

12

INሀT12

13

INጀT13

14

IN᐀T14

15

INᔀT15

16

INᘀT16

17

INᜀT17

18

CPOFFSETP0Ā

CPOFFSETP

Величина постоянной
добавки к вытекающему
току
зарядно
-
разрядного
блока

19

CPOFFSETP1ᄀ

20

CPOFFSETP2℀

21

CPOFFSETP3㄀

22

CPOFFSETP4䄀

23

CPOFFSETP5儀

24

CPOFFSETN0Ā

CPOFFSETN

Величина постоянной
добавки к втекающему току
зарядно
-
разрядного блока

25

CPOFFSETN1ᄀ

26

CPOFFSETN2℀

27

CPOFFSETN3㄀

28

CPOFFSETN4䄀

29

CPOFFSETN5儀

Спецификация
1508АС015, К1508АС015, К1508АС015К, 1508АС01Н4, К1508АС01Н4


© АО
«ПКК Миландр»

ТСКЯ.431239.003CП

19

Биты

Обозначение

Предназначение

Определение

Регистр 3 (REG3)

0

FRAC�0

FRAC

Числитель дробной части
коэффициента деления
основной частоты

1

FRACက1

2

FRAC 2

3

FRAC 3

4

FRAC䀀4

5

FRAC倀5

6

FRAC怀6

7

FRAC瀀7

8

FRAC耀8

9

FRAC退9

10

FRACက10

11

FRACᄀ11

12

FRACሀ12

13

FRACጀ13

14

FRAC᐀14

15

FRACᔀ15

16

FRACᘀ16

17

FRACᜀ17

18

FRAC᠀18

19

FRACᤀ19

20

FRAC 20

21

FRAC℀21

22

FRAC∀22

23

FRAC⌀23

24

FRAC␀24

25

FRAC─25

26

SELPRESC

Выбор используемого
прескалера

0


прескалер 8/9

1


прескалер 4/5

27

SELREF

Выбор источника
опорной
частоты

0


синус

1


прямоугольный сигнал

28

SYNTMOD

Режим работы синтезатора

0


целочисленный

1


дробный

29

PFDSIGN

Выбор полярности
сигналов фазового
детектора

0


прямая полярность

1


обратная полярность

Спецификация
1508АС015, К1508АС015, К1508АС015К, 1508АС01Н4, К1508АС01Н4


© АО
«ПКК Миландр»

ТСКЯ.431239.003CП

20

Биты

Обозначение

Предназначение

Определение

Регистр (REG4)

0

ICP�0

IСР

Значение выходного тока
зарядно
-
разрядного блока

1

ICPက1

2

ICP 2

3

ICP 3

4

ICP䀀4

5

резерв



6

резерв



7

LDPT0Ā

LDPT

LDPT1:Đ:;&#x-400;0

Величина пороговой
разности фаз входных
сигналов фазового
детектора, при которой
детектируется захват петли
ФАПЧ в дробном режиме:

00


35 нс

01


8,5 нс

10


5,5 нс

11


4,5 нс

8

LDPT1ᄀ

9

ENOFFSETCP

Включение добавочного
тока ЗРБ

1


вкл

0


выкл

10

резерв



11

DNON

Тестовые сигналы для
проверки зарядно
-
разрядного блока

Таблица
4

12

DNOFF

13

UPON

14

UPOFF

15

ENBIAS

Выбор режима работы
источника опорного тока

0


выкл.

1



вкл.

16

ENCP

Выбор режима работы
зарядно
-
разрядного блока

0


выкл.

1


вкл.

17

ENHDIV

Выбор режима работы
делителя основной частоты

0


выкл.

1


вкл.

18

ENLDO

Выбор режима
работы
стабилизатора напряжения

усилителя сигнала опорной
частоты синусоидальной
формы

0


выкл
.

(напряжение
питания на усилитель
необходимо подавать через
вывод
SINVDD
)

1


вкл.

19

ENSIN

Выбор режима работы
усилителя сигнала опорной
частоты синусоидальной
формы

0


выкл.

1


вкл.

20

ENSQ

Выбор режима работы
усилителя сигнала опорной
частоты
прямоугольной
формы

0


выкл.

1



вкл.

Спецификация
1508АС015, К1508АС015, К1508АС015К, 1508АС01Н4, К1508АС01Н4


© АО
«ПКК Миландр»

ТСКЯ.431239.003CП

21

21

DSMSINEN

Разрешение использования
сигнала опорной частоты
синусоидальной формы в
качестве тактовой частоты
дельта
-
сигма модулятора

0


выкл.

1



вкл.

22

DSMSQEN

Разрешение использования
сигнала опорной частоты
прямоугольной формы в
качестве тактовой частоты
дельта
-
сигма модулятора

0


выкл.

1



вкл.

23

DSMCLKSET

Выбор источника тактового
сигнала дельта
-
сигма
модулятора

0


сигнал опорной частоты
синусоидальной формы

1


сигнал опорной частоты
прямоугольной фо
рмы

24

ENREFDIV

Выбор режима работы
делителя опорной частоты

0


выкл.

1



вкл.

25

DIVBP

Разрешение прямого
прохождения сигнала
опорной частоты через
делитель

0


выкл.

1



вкл.

26

SELMUX
0


Выбор типа выходного
сигнала на выводе
MUXOUT


SELMUX
2::-5;�0

000
-
выход делителя
сигнала опорной частоты

001


выход делителя
сигнала основной частоты

010


логическая 1

011


логический 0

1
XX



Выход сигнала
детектора захвата

27

SELMUX
1


28

SELMUX
2


29

POWERDOWN

Режим пониженного
энергопотребления
микросхемы

0


выкл.

1



вкл.


Спецификация
1508АС015, К1508АС015, К1508АС015К, 1508АС01Н4, К1508АС01Н4


© АО
«ПКК Миландр»

ТСКЯ.431239.003CП

22

6

Типовые схемы
включения

микросхемы


А



группа выводов 2, 4, 6, 8, 9, 11, 13, 15, 17, 19, 21, 23, 25, 27, 29, 31, А, В, С;

С1


С14



конденсаторы емкостью:

С1 = С7 = С10 = 10 нФ;

С2 = С4 = С5 =
С6 =

100

пФ, С3 = С14 = 100 нФ,

С8

=

10

пФ, С12 = 1 мкФ;

С9, С11, С13



емкости выбираются в зависимости от желаемых параметров петли
ФАПЧ;

F
(
z
)



петлевой фильтр ФАПЧ;

R1


R
11



резисторы сопротивлением,
R
1 =
R
2 =
R
3 = 100 кОм,
R
4

=

91

Ом,
R
5 =
51

Ом,
R
6 =
R
7 =
R
8 = 18 Ом,
R
11 = 1,07 кОм ± 1

%;

R9,
R
1
0



сопротивления выбираются в зависимости от желаемых параметров
петли ФАПЧ;

U
CO



управляющее напряжение;

VCO1



генератор управляемый напряжением.

При подаче опорной частоты только на один
из
входов (
REFS
Q

или
REFSIN
)

незадействованны
й

вход должен быть подключен к шине
«Общий»
через конденсатор
е
мкостью 10 пФ.

Допускается подача опорной частоты на оба входа одновременно. Выбор входа
подачи опорной частоты
см. п.

5.2

«
Тракт делителя опорной частоты
»
.

Рисунок
11



Типовая схема включения микросхемы

с пассивным петлевым фильтром


Спецификация
1508АС015, К1508АС015, К1508АС015К, 1508АС01Н4, К1508АС01Н4


© АО
«ПКК Миландр»

ТСКЯ.431239.003CП

23


А



группа выводов 2, 4, 6, 8, 9, 11, 13, 15, 17, 19, 21, 23, 25, 27, 29,

31 А, В, С;

С1


С15



конденсаторы
е
мкостью
:
С1 = С8

= С10 = 10 нФ,

С2 = С4 = С5 = С
6 = 100

пФ, С3 = С14 = 100 нФ, С9

=

10 пФ, С13 =
1

мкФ,
C7, C11, C12, С15


е
мкости выбираются в зависимости от желаемых
параметров петли ФАПЧ;

F(а)



активный петлевой фильтр ФАПЧ;

R1


R12



резисторы сопротивлением
:

R1 = R2 = R3 = 100 кОм, R4

=

91

Ом,

R
5 = 51

Ом, R6 = R7 = R8 = 18 Ом,

R12

=

1,07

кОм ± 1

%,

R9, R10, R11


сопротивления выбираются в зависимости от желаемых
параметров петли ФАПЧ;

U
CO



управляющее напряжение;

VCO1



генератор управляемый напряжением.

При подаче опорной частоты только на о
дин
из
входов (REFSQ или REFSIN)
незадействованны
й

вход должен быть подключен к шине общий через конденсатор
е
мкостью 10 пФ.

Допускается подача опорной частоты на оба входа одновременно. Выбор входа
подачи опорной частоты см. п.

5.2

«
Тракт делителя опорной частоты
».

Рисунок
12



Типовая схема включения микросхемы

с активным петлевым фильтром 4
-
го порядка

Микросхема может использоваться с активным и пассивным петлевым
фильтром. Диапазон выходного напряжения ЗРБ ограничен напряжением питания
микросхемы, поэтому при испол
ьзовании пассивного фильтра этим же напряжением
ограничен диапазон управляющего напряжения генератора управляемого
напряжением (ГУН). Для расширения диапазона перестройки ГУН может
применяться активный петлевой фильтр на базе операционного усилителя (ОУ) с

высоким напряжением питания. При этом на неинвертирующий вход ОУ должно
быть подано опорное напряжение, близкое к половине напряжения питания ЗРБ.
Активный фильтр включен по инвертирующей схеме. Для замыкания петли ФАПЧ
необходимо изменить полярность фазо
вого детектора, что производится установкой
PFDSIGN

= 1
.

Спецификация
1508АС015, К1508АС015, К1508АС015К, 1508АС01Н4, К1508АС01Н4


© АО
«ПКК Миландр»

ТСКЯ.431239.003CП

24

7

Предельно
-
допустимые характеристики микросхемы

Таблица
9



Предельно
-
допустимые режимы эксплуатации и предельные
электрические режимы микросхем

Наименование параметра,

единица измерения

Буквенное

обозначение

Норма параметра

Предельно
-

допустимый
режим

Предельный

режим

не

менее

не

более

не

менее

не

более

Напряжение питания, В

U
CC

3,0

3,6



4,0*

3,9

Входное напряжение высокого уровня на
входах
CLK
,
LE
,
DATA

U
IH

2,
0

U
CC

-

U
CC
+0,3

Входное напряжение низкого уровня на
входах
CLK
,
LE
,
DATA

U
IL

0

0
,8

-

0,3



Выходной ток
высокого уровня
на выводе
MUXOUT
, мА

I
OH

-

1







Выходной ток
низкого уровня
на выводе
MUXOUT
, мА

I
OL



1





Входная мощность опорного
сигнала
синусоидальной формы, дБм

P
SIN

-

6

12





Емкость нагрузки на выводе
MUXOUT
, пФ

C
L



10





Размах опорного сигнала прямоугольной
формы, В

U
SQ

1,5

U
CC



U
CC
+0,3

Частота основного сигнала, ГГц:



при мощности сигнала не менее
минус

3,5

дБм;



при

мощности сигнала не менее 4

дБм

f

0
,4

12





0
,1

12

Частота опорного сигнала, МГц:



для сигнала синусоидальной формы;



для сигнала прямоугольной формы

f
REF

2
0

250







250

Частота сравнения фазового детектора, МГц:



в дробном режиме;



в
целочисленном режиме

f
PFD



70





150

Тактовая частота интерфейса
программирования на входе
CLK
, МГц

f
CLK



10





Входная мощность основного сигнала, дБм



при частоте сигнала не менее 100

МГц;



при частоте сигнала не менее 400

МГц

Р

4

10





-

3,5

10


* Длительность воздействия предельного режима не более 24 часов

Примечание



Не допускается одновременное воздействие двух и более предельных
режимов


Спецификация
1508АС015, К1508АС015, К1508АС015К, 1508АС01Н4, К1508АС01Н4


© АО
«ПКК Миландр»

ТСКЯ.431239.003CП

25

8

Электрические параметры микросхемы

Таблица
10



Электрические параметры микросхемы

Наименование параметра,

единица измерения,

режим измерения

Буквенное
обозначение
параметра

Норма

параметра

Температура
среды,

С

не
менее

не
более

Выходное напряжение высокого уровня на выводе
МUXOUT, В

U
OH

2,
8



25,

125,



60

Выходное напряжение низкого уровня на выводе
М
UXOUT
, В

U
OL



0,1

Динамический ток потребления, мА

I
OCC



130

Ток потребления в состоянии пониженного
энергопотребления, мкА

I
CCS



50

Ток утечки высокого уровня на цифровых входах
CLK
, DA
TA
,
LE
, мкА

I
IL
Н

-

1,0

1,0

Ток утечки низкого уровня на цифровых входах
CLK
, DA
TA
,
LE
, мкА

I
ILL

-

1,0

1,0

Ток утечки на выходе
CP
, мкА

I
LD

-

1
,0

1
,0

Максимальный выходной втекающий ток зарядно
-
разрядного блока на выводе СР, мА

I
CP

SI

MAX

3,6

4,4

Минимальный выходной втекающий ток зарядно
-
разрядного блока на выводе СР, мкА

I
CP

SI MIN

11
4

13
6

Максимальный выходной вытекающий ток зарядно
-
разрядного блока на выводе СР, мА

I
CP

SO MAX

-

4,4

-

3,6

Минимальный выходной вытекающий ток зарядно
-
разрядног
о блока на выводе СР, мкА

I
CP

SO MIN

-

13
6

-

11
4

Коэффициент деления опорной частоты, 1

DREF

1

16383

Целая часть коэффициента деления основной
частоты прескалера, 1:



для режима прескалера 4/5;



для режима прескалера 8/9

INT

24

131067

56

262143

Примечание



Режимы измерения параметров приведены в технических условиях
АЕНВ.431230.245ТУ в таблице норм и режимов электрических параметров микросхем при
испытаниях


Спецификация
1508АС015, К1508АС015, К1508АС015К, 1508АС01Н4, К1508АС01Н4


© АО
«ПКК Миландр»

ТСКЯ.431239.003CП

26

Таблица
11



Электрические параметры микросхем, измеряемые на пластине
(при бескорпусной поставке)

Наименование параметра,

единица измерения,

режим измерения

Буквенное
обозначение
параметра

Норма

параметра

Температура
среды,

С

не
менее

не
более

Выходное
напряжение высокого уровня на выводе
МUXOUT, В

U
OH

2,
8



25

Выходное напряжение низкого уровня на выводе
МUXOUT, В

U
OL



0,
1

25

Ток потребления в состоянии
пониженного
энергопотребления, мкА

I
CCS



50

25

Ток утечки высокого уровня на цифровых входах
CLK
,
DA
TA
,
LE
, мкА

I
ILH

-
1

1

25

Ток утечки низкого уровня на цифровых входах
CLK
,
DA
TA
,
LE
, мкА

I
ILL

-
1

1

25

Функциональный контроль

ФК





25


Спецификация
1508АС015, К1508АС015, К1508АС015К, 1508АС01Н4, К1508АС01Н4


© АО
«ПКК Миландр»

ТСКЯ.431239.003CП

27

9

Справочные данные

Таблица
12



Справочные параметры микросхемы

Наименование
параметра,

единица измерения,

режим измерения

Буквенное
обозначение
параметра

Норма
параметра

Температура
среды
(корпуса), °С

не
менее

не
более

Пороговое напряжение включения, В

U
POR_H



2

25

Пороговое напряжение выключения, В

U
POR_L

1



25

Нормированный уровень тепловых фазовых шумов
в целочисленном режиме, дБн/Гц

(измеряется на отстройке от несущей частоты
200

кГц), при

f

=

12

ГГц,
f
PFD

=

100

МГц,
Ucc

= 3,3 В,
ICP

= 11111ᄑ䄓

P
n
_
floor



-
227

25

Нормированный уровень фликкер

фазовых шумов
в целочисленном режиме, дБн/Гц

(
измеряется на отстройке от несущей частоты
10

кГц, нормируется на частоту 1

ГГц
),
f

= 12 ГГц,
f
PFD

= 100 МГц,
Ucc

= 3,3 В,
ICP

= 1111ᄑ䄀1

P
n_flick



-
118

25

Спецификация
1508АС015, К1508АС015, К1508АС015К, 1508АС01Н4, К1508АС01Н4


© АО
«ПКК Миландр»

ТСКЯ.431239.003CП

28

10

Основные зависимости


Рисунок
13



Зависимость динамического тока потребления
I
OCC

от частоты
сравнения фазового детектора
f
PFD

в целочисленном режиме, при
U
CC

=

3,3 В



Рисунок
14



Зависимость минимального значения мощности
P

основного
сигнала по входу от основной частоты
f

(чувствительность), при
U
CC

= 3,3 В

65,0
70,0
75,0
80,0
85,0
90,0
95,0
100,0
105,0
110,0
115,0
0
50
100
150
I
OCC
,
мА

f
PFD
,
МГц

P
, дБм

Зона работоспособности

Т = +1
25 ºС


Т = +

25 ºС

Т =

-

60

ºС


Не
работоспособн
ая з
она

f
, ГГц

Спецификация
1508АС015, К1508АС015, К1508АС015К, 1508АС01Н4, К1508АС01Н4


© АО
«ПКК Миландр»

ТСКЯ.431239.003CП

29




Рисунок
15



Зависимость спектральной плотности мощности фазовых шумов
от частоты отстройки от несущей частоты в целочисленном режиме

на основной частоте
f

=

12

ГГц, при
REG
44D-3;&#x:000;:0

=

11111A-3;-31;&#x-316;-30;,
f
PFD

=

100

МГц,
U
CC

=

3,3

В, Т

=

25

ºС

-160
-150
-140
-130
-120
-110
-100
-90
-80
-70
-60
-50
Спектральная плотно
сть мощности фазовых шумов,
дБн/Гц


Частота отстройки от несущей частоты,
M
Гц

10
-
4

10
-
3

10
-
2

10
-
1

10
0

10
1

Спецификация
1508АС015, К1508АС015, К1508АС015К, 1508АС01Н4, К1508АС01Н4


© АО
«ПКК Миландр»

ТСКЯ.431239.003CП

30

11

Габаритный чертеж микросхемы


Рисунок
16



Корпус 5102.32
-


Спецификация
1508АС015, К1508АС015, К1508АС015К, 1508АС01Н4, К1508АС01Н4


© АО
«ПКК Миландр»

ТСКЯ.431239.003CП

3
1


Рисунок
17



Кристалл (бескорпусное исполнение)


Таблица
13



Координаты КП кристалла

№ КП

Обозначение
КП

Координаты КП

№ КП

Обозначение
КП

Координаты КП

Х

Y

Х

Y

1

GND

-
761,50

-
201,00

16

GND

761,50

71,00

2

LE

-
761,50

-
331,00

17

CP

761,50

201,00

3

DATA

-
761,50

-
461,00

18

GND

761,50

331,00

4

CLK

-
461,00

-
761,50

19

GND

761,50

461,00

5

GND

-
331,00

-
761,50

20

VCCA3

450,98

761,50

6

MUXOUT

-
201,00

-
761,50

21

Rref

320,98

761,50

7

GND

-
71,00

-
761,50

22

GND

190,98

761,50

8

VCC

59,00

-
761,50

23

VCCA4

-
71,00

761,50

9

GND

201,00

-
761,50

24

REFSQ

-
201,00

761,50

10

VCCA1

331,00

-
761,50

25

GND

-
331,00

761,50

11

VCCA1

461,00

-
761,50

26

SINVDD

-
461,00

761,50

12

RFIN

761,50

-
461,00

27

GND

-
761,50

461,00

13

GND

761,50

-
331,0

28

REFSIN

-
761,50

331,00

14

GND

761,50

-
201,00

29

SINCAP

-
761,50

201,00

15

VCCA2

761,50

-
59,00






Спецификация
1508АС015, К1508АС015, К1508АС015К, 1508АС01Н4, К1508АС01Н4


© АО
«ПКК Миландр»

ТСКЯ.431239.003CП

32

12

Информация для
заказа

Обозначение
микросхемы

Маркировка

Тип корпуса

Температурный
диапазон

1508АС015

8АС1

5102.32
-
2K

минус 60


125

С

К1508АС015

К
8АС1

5102.32
-
2K

минус 60


125

С

К1508АС015К

К
8АС1


5102.32
-
2K

0


70

С


Микросхемы с приемкой «ВП» маркируются ромбом.

Микросхемы с приемкой «ОТК» маркируются буквой «К».

Пример обозначения микросхем при заказе (в договоре на поставку)
микросхем предназначенных:



для ручной сборки (монтажа) аппаратуры:

микросхема 1508АС015


АЕНВ.431230.245ТУ;



для автоматизированной сборки (монтажа) аппаратуры:

микросхема 1508АС015


АЕНВ.431230.245ТУ, А.


Примечание



Микросхемы в бескорпусном исполнении поставляются в
виде отдельных кристаллов, получаемых разделением пластины. Микросхемы
поставляются в таре (к
ейсах) без потери ориентации. Маркировка микросхемы в
бескорпусном исполнении


1508АС01Н4, К1508АС01Н4


наносится на тару.



Спецификация
1508АС015, К1508АС015, К1508АС015К, 1508АС01Н4, К1508АС01Н4


© АО
«ПКК Миландр»

ТСКЯ.431239.003CП

33

13

Лист регистрации изменений



п/п

Дата

Версия

Краткое содержание изменения

№№
изменяемых
листов

1

25.12.2015

1
.0.0

В
в
едена
впервые


2

29.12.2016

2.0.0

Приведение в соответствие с ТУ и КД лит. А

По тексту

3

05.04.2017

2.1.0

Дополнения в разделе
Описание
функционирования микросхемы

7, 13

4

19.12.2017

2.2.0

Исправлено зн
а
чение параметра
f
REF

24





















































Приложенные файлы

  • pdf 11122566
    Размер файла: 1 MB Загрузок: 0

Добавить комментарий