Моделирование аналоговых смесителей в среде PSpice. В современных радиоприемных устройствах, фазовых детекторах, модуляторах, в системах умножения частоты

УДК 621.374.4
Прокопенко Н.Н., Бугакова А.В, Будяков П.С.
(Институт сферы обслуживания и предпринимательства (филиал) ДГТУ, г. Шахты)

Моделирование аналоговых смесителей в среде PSpice

В современных радиоприемных устройствах, фазовых детекторах, модуляторах, в системах умножения частоты, а также в качестве усилителя широко используются различные модификации аналоговых смесителей сигналов (АСС), являющихся базовыми узлами современных систем приема и обработки сигналов ВЧ и СВЧ-диапазонов.
Важным недостатком проектирования классических АСС является наличие двух противофазных сигналов по каналу «Y», что требует применения специальных фазорасщепителей (baluns). В конечном итоге введение фазорасщепителей и их фазовая погрешность отрицательно сказываются на качестве смешения (перемножения) двух сигналов по каналам «X» и «Y». Архитектура смесителя рисунка 1 позволяет обеспечить работоспособность смесителя сигналов при однофазном управлении по каналу «Y».
13 EMBED Visio.Drawing.11 1415
Рис. 1 Комплементарный АСС с однофазным управлением по каналу «Y»
Моделирования данного смесителя сигналов проведено в программе Orcad версии 9.2. На рисунке 2 представлена схема АСС в среде PSpice на моделях интегральных транзисторов ФГУП НПП «Пульсар».
13 EMBED Visio.Drawing.11 1415
Рис. 2 Схема АСС в среде PSpice на моделях интегральных транзисторов ФГУП НПП «Пульсар»

Увеличение напряжения u3 канала «Y» (положительная «полуволна») приводит к появлению синфазных токов через резисторы R8 и R4, которые «втекают» в общие эмиттерные цепи транзисторов VT1, VT2 и VT3,VT4. При этом токи эмиттеров транзисторов VT1 и VT2 увеличиваются от статического уровня I0 на величину iy, а токи эмиттеров транзисторов VT3 и VT4 уменьшаются на величину 13 EMBED Equation.3 1415 от статического уровня I0. При увеличении суммарного тока эмиттерной цепи транзисторов VT1 и VT2 их коэффициент усиления по напряжению со входов x1 и x2 увеличивается, а транзисторов VT3 и VT4 уменьшается. Поэтому, дифференциальное выходное напряжение АСС между выходами Вых.1 и Вых.2 пропорционально произведению u1 и u3:
Из выше сказанного следует, что данный аналоговый смеситель обеспечивает смешение (перемножение) двух сигналов при однофазном управлении по каналу «Y», что подтверждается результатами моделирования на рисунках 3, 4. Для моделирования выходного напряжение применяется анализ переходных процессов (transient). Моделирование в данном анализе позволяет узнать значение токов и напряжение в узлах схемы во временном диапазоне [1].
13 EMBED Visio.Drawing.11 1415Рис. 3 Осциллограмма выходного напряжения, при Ux=10 мВ, fx=100 кГц, Uy=1 В, fy=1 кГц.

В СВЧ смесителях сигналов рисунок 1 резисторы R8 и R4 могут выполнять функции устройств согласования источника входного напряжения канала «Y» и АСС с заданным волновым сопротивлением, например, 50 Ом. Что бы получить выходной сигнал следует воспользоваться функцией быстрого преобразования Фурье.
13 EMBED Visio.Drawing.11 1415
Рис. 4 Спектр выходного сигнала, при Ux=10мВ, fx=100КГц, Uy=1В, fy=1KГц. Подавление центральной гармоники в 12 раз.
Отличительной чертой данного АСС является возможность работы при малых напряжениях питания (например, ±1В), что дает возможность её использования в системах СВЧ связи, реализуемых на основе SiGe техпроцессов, а также отсутствие фазорасщепителя сигнала по каналу «Y» – одного из основных источников погрешности АСС [2].

Библиографический список
Болотовский Ю.И., Таназлы Г.И. OrCAD моделирование. «Поваренная» книга, 2005. – С. 193.
Аналоговый смеситель сигналов [Текст] : заявка на патент Российской Федерации; МПК H03F 3/45 / Прокопенко Н.Н., Дворникова О.В., Будякова П.С., Бугаковой А.В. - № 2012143190/08; заявл. 9.10.2012.








13PAGE 14415







Root Entry

Приложенные файлы

  • doc 9243086
    Размер файла: 821 kB Загрузок: 0

Добавить комментарий